正在阅读：意料中的惊喜 64核第二代EPYC服务器性能测试体验意料中的惊喜 64核第二代EPYC服务器性能测试体验

　　在单核心性能上的终极进化

　　AMD在Rome上做出的进步：

　　·TAGE分支预测

　　·2倍的指令缓存容量

　　·重新优化的L1指令缓存

　　·第三代地址生成单元

　　·2倍的浮点数据并行位宽

　　·几乎两倍的L1带宽

　　·2倍的L3缓存容量

　　·提升的数据预读取机制

　　互联架构的升级代表了Rome在集群作战时的战斗力，而单核心性能则代表Rome核心的单打独斗能力。这同样是AMD必须认真对待的领域，否则集群效率的提升及庞大核心数量所带来的优势很可能被单核心性能上的劣势消磨殆尽。

　　相对于Naples，Rome在核心性能上做出了非常多的进化。除了缓存部分的升级，Rome在整数及浮点的执行部分都做了加强。

　　从6发射变为7发射，AGU规模从2X14变为1X28，数量从2个变为3个；ALU数量不变但规模增加，更大的通用寄存器，更大的缓冲空间。

　　而在浮点计算部分，Rome则提供了翻倍的数据位宽、2倍的向量寄存器位宽，两倍的读取宽度，2倍的存储宽度并将双精度乘法延迟从4时钟周期将为3个。

　　与整数及浮点单元的全面加强同等重要的是，AMD还改进了Rome的分支预测机制，使之具备更高的命中率。

　　经过这一系列的加强，相对于上一代的Naples核心，Rome单核心取得了15%的IPC增强。这一点相当难得。

　　如果我们将隔壁厂的15%性能提升看做是“挤牙膏”，那么AMD这种全面从核心特性下手的15%性能提升则可以毫不夸张的算作“开闸泄洪”。